EN
首页
产品中心
RISC-V CPU IP
Nuclei SoC IP
定制SoC子系统
垂直子系统方案
HSM子系统
车规子系统
AI子系统
新闻中心
公司资讯
产品文章
技术中心
开发板
芯片开发板
FPGA开发板
调试器
文档与工具
工具下载
文档中心
关于我们
公司介绍
招贤纳士
联系我们
RVMCU社区
大学计划
用户中心
登录
|
注册
EN
首页
产品中心
RISC-V CPU IP
Nuclei SoC IP
定制SoC子系统
垂直子系统方案
HSM子系统
车规子系统
AI子系统
新闻中心
公司资讯
产品文章
技术中心
开发板
芯片开发板
FPGA开发板
调试器
文档与工具
工具下载
文档中心
关于我们
公司介绍
招贤纳士
联系我们
RVMCU社区
大学计划
登录
注册
RISC-V CPU IP解决方案
芯来 Core Gen
期望频率（MHZ）
使用工艺
生成方式
默认
面积优先
性能优先
CPU类型
900
900-SMP
SMP
Core个数 :
L2大小 :
64K
128K
256K
512K
1MB
2MB
4MB
Tag Ram cycle :
Data Ram cycle :
总线位宽 :
64
128
IOCP个数 :
IOCP总线ID位宽 :
8
16
CLM Slave :
CLM总线ID位宽 :
8
16
ISA
RV32
RV64
PA Size
PMP支持
PMP支持
PMP个数
8
16
TEE支持
TEE支持
乘法器选择
2周期乘法器
3周期乘法器
4周期乘法器
除法器选择
17周期除法器
9周期除法器
18周期除法器
34周期除法器
B扩展
B扩展
K扩展
K扩展
浮点
不支持浮点
单精度
双精度/单精度
半精度
DSP
DSP
VPU
VPU
VLEN :
128
256
512
运算全并行
私有总线
大小位宽
ILM
ILM
ILM大小位宽
DLM
DLM
DLM大小位宽(e.g. 8) [13-31]
外部访问ILM/DLM
外部访问ILM/DLM
SLV总线ID位宽 :
CLIC
CLIC
MMU
MMU
TLB个数 :
128
256
512
1024
ICache
ICache
8K
16K
32K
64K
DCache
DCache
8K
16K
32K
64K
Device区域
Device区域
Non-Cacheable区域
Non-Cacheable区域
ECC
ECC
专用外设总线
专用外设总线
中断个数
自定义指令接口
自定义指令接口
Etrace
Etrace
查看大图
